Within a method for forming a microelectronic fabrication there is first provided a substrate. There is then formed over the substrate a patterned conductor layer having a topographic variation at a periphery of the patterned conductor layer. There is then formed over the substrate and passivating the topographic variation at the periphery of the patterned conductor layer a planarizing passivation layer formed of a thermally reflowable material. There is then formed upon the planarizing passivation layer a dimensionally stabilizing layer. Finally, there is then thermally annealed the microelectronic fabrication to form from the planarizing passivation layer a thermally annealed planarizing passivation layer. By employing formed upon the planarizing passivation layer the dimensionally stabilizing layer, there is attenuated within the thermally annealed planarizing passivation layer replication of the topographic variation at the periphery of the patterned conductor layer.

All'interno di un metodo per formare un montaggio microelettronico in primo luogo è fornito un substrato. Allora è formato sopra il substrato un lo strato modellato del conduttore che ha una variazione topografica ad una periferia dello strato modellato del conduttore. Allora è formato sopra il substrato e passivando la variazione topografica alla periferia del conduttore modellato faccia uno strato di uno strato planarizing di passività formato di un materiale termicamente reflowable. Allora è formato sullo strato planarizing di passività un lo strato dimensionale di stabilizzazione. Per concludere, allora termicamente è temprato il montaggio microelettronico per formare dallo strato planarizing di passività un lo strato planarizing termicamente temprato di passività. Impiegando formato sullo strato planarizing di passività lo strato dimensionale di stabilizzazione, è attenuato all'interno della replica planarizing termicamente temprata di strato di passività della variazione topografica alla periferia dello strato modellato del conduttore.