A receiver integrated circuit (IC) die or functional unit has deskew circuitry to reduce bit-to-bit timing variation that is no more than one bit time interval in a number of bits that are received, before validating the capture of the bits using a transition in a received strobe signal. The data bits and the strobe signal are driven in a parallel bus section that may be part of a shared multi-drop bus or a point-to-point bus. The system applications include interfacing to a processor or memory bus of a computer system.

Un dado del circuito integrato della ricevente (IC) o un'unità funzionale ha circuiti del deskew per ridurre la variazione di sincronizzazione della punta-$$$-PUNTA che è nient'altro di un intervallo di tempo del bit in un certo numero di punte che sono ricevute, prima della convalidazione del bloccaggio delle punte usando una transizione in un segnale ricevuto dello stroboscopio. Le punte di dati ed il segnale dello stroboscopio sono guidati in una sezione parallela del bus che può fare parte di un bus comune di multi-goccia o di un punto per indicare il bus. Le applicazioni del sistema includono il collegamento ad un processor o ad un bus di memoria di un sistema di elaborazione.