A method for synthesizing a logic circuit that is driven by a clock signal, and that has a plurality of clock domains each having a plurality of clock sinks. A semiconductor substrate is provided. All of the plurality of clock sinks of one clock domain are placed into at least one cluster of clock sinks on the semiconductor substrate. A clock sink-density of each cluster of clock sinks is approximately equal to or greater than a clock sink density of an integrated circuit. A first portion of the plurality of clock sinks of a domain have a higher sink density than a second portion of the plurality of clock sinks of the same domain. The first portion has a subregion and the second portion has a subregion. The subregion of the first portion is adjacent to the region of the second portion.

Eine Methode für das Synthetisieren einer Koinzidenzschaltung, die durch ein Taktgebersignal gefahren wird und die eine Mehrzahl der Taktgebergebiete jede hat, eine Mehrzahl des Taktgebers zu haben, sinkt. Ein Halbleitersubstrat wird zur Verfügung gestellt. Die ganze Mehrzahl der Taktgeberwannen von einem Taktgebergebiet werden in mindestens einen Block der Taktgeberwannen auf das Halbleitersubstrat gesetzt. Eine Taktgeber Wanne-Dichte jedes Blockes der Taktgeberwannen ist ungefähr gleich oder grösser als einer Taktgeberwanne Dichte einer integrierten Schaltung. Ein erster Teil der Mehrzahl der Taktgeberwannen eines Gebietes haben eine höhere Wanne Dichte als ein zweiter Teil der Mehrzahl der Taktgeberwannen des gleichen Gebietes. Der erste Teil hat ein subregion und der zweite Teil hat ein subregion. Das subregion des ersten Teils ist neben der Region des zweiten Teils.