A semiconductor memory device having a sense amplifier control circuit is disclosed. At least two sensing power drivers among the plurality of sensing power drivers for driving sensing power in a selected sense amplifier array block are commonly connected to common sensing power lines by a plurality of switching units controlled according to sensing power supply control signals generated by using block select address signals, thereby improving a driving capacity of the sensing power drivers and a sensing speed.

Um dispositivo de memória do semicondutor que tem um circuito de controle do amplificador do sentido é divulgado. Ao menos dois excitadores detetando do poder entre o plurality de detetar excitadores do poder para dirigir o poder detetando em um bloco selecionado da disposição do amplificador do sentido são conectados geralmente às linhas de poder detetar comum por um plurality das unidades de switching controladas de acordo com detetar os sinais de controle da fonte de alimentação gerados usando os sinais seletos do endereço do bloco, melhorando desse modo uma capacidade dirigindo dos excitadores detetando do poder e de uma velocidade detetando.