A circuit and method for a memory cell with a vertical transistor and a trench capacitor. The cell includes an access transistor that is formed in a pillar of a single crystal semiconductor material. The transistor has vertically aligned first and second source/drain regions and a body region. The transistor also includes a gate that is formed along a side of the pillar. A trench capacitor is also included in the cell. A first plate of the trench capacitor is formed integral with the first source/drain region. A second plate is disposed adjacent to the first plate and separated from the first plate by a gate oxide.

Un circuit et une méthode pour une cellule de mémoire avec un transistor vertical et un condensateur de fossé. La cellule inclut un transistor d'accès qui est formé dans un pilier d'un matériel de semi-conducteur de cristal simple. Le transistor a verticalement aligné d'abord et les deuxièmes régions de source/drain et une région de corps. Le transistor inclut également une porte qui est formée le long d'un côté du pilier. Un condensateur de fossé est également inclus dans la cellule. Un premier plat du condensateur de fossé est intégrale formée avec la première région de source/drain. Un deuxième plat est disposé à côté du premier plat et séparé du premier plat par un oxyde de porte.