An improved semiconductor memory device capable of easily detecting the location of a defective bit line and a defective memory cell as a leakage current path for a short time is provided. A region flowing a leakage current no smaller than a predetermined value is determined by detecting one of a first large region and a remaining second large region, either of said first and second large regions being selected by simultaneously selecting a predetermined number of said column selection lines. Then, a region flowing a leakage current no smaller than a predetermined value is determined by detecting one of a first small region and a remaining second small region, said first and second small regions constituting said one of the first and second large regions, either of said first and second small regions being selected by simultaneously selecting a predetermined number of said column selection lines. For this purpose, an address signal output control circuit is provided within the semiconductor memory device. The address signal output control circuit is supplied with an address output control signal as externally given as a control signal for the purpose of selecting said row selection line by taking control of said row addressing signal in order to perform the control process as described above.

Um dispositivo de memória melhorado do semicondutor capaz fàcilmente de detectar a posição de uma linha defeituosa do bocado e uma pilha de memória defeituosa como um trajeto atual do escapamento por um tempo curto é fornecido. Uma região que flui uma corrente do escapamento não menor do que um valor predeterminado é determinada detectando uma de uma primeira região grande e de uma segunda região grande restante, qualquer uma de primeira dito e as regiões em segundo grandes que estão sendo selecionadas simultaneamente selecionando um número predeterminado de linhas de seleção ditas da coluna. Então, uma região que flui uma corrente do escapamento não menor do que um valor predeterminado é determinada detectando uma de uma primeira região pequena e uma segunda região pequena restante, dito as regiões primeiramente e em segundo pequenas que constituem dito das primeiras e segundas regiões grandes, a qualquer uma de primeira dito e as regiões em segundo pequenas que estão sendo selecionadas simultaneamente selecionando um número predeterminado de linhas de seleção ditas da coluna. Para esta finalidade, um circuito de controle da saída do sinal do endereço é fornecido dentro do dispositivo de memória do semicondutor. O circuito de controle da saída do sinal do endereço é fornecido com um sinal de controle da saída do endereço dado tão externamente como um sinal de controle com a finalidade de selecionar linha de seleção dita da fileira fazendo exame do controle de fileira dita que dirige-se ao sinal a fim executar o processo do controle como descrito acima.