A method and system comprising a single IBM S/390 computer architecture running an OS/390 operating system, and at least two guest systems executing within the S/390 computer architecture. Each guest system comprising an execution space, allocated within the virtual memory space of the S/390 computer architecture, in which a guest program or operating system may be executed. Each guest system is configured such that if a Start Interpretive Execution instruction in invoked, the instruction is interpreted and a corresponding function is performed in its place to simulate, for the guest program or operating system, the effect of the IBM S/390 computer architecture. Control is then returned to the guest system at the next instruction after the Start Interpretive Execution instruction, thus allowing the guest program or operating system to execute transparently.

Une méthode et un système comportant une architecture d'ordinateur simple d'IBM S/390 exploitant un logiciel d'exploitation OS/390, et au moins deux systèmes d'invité s'exécutant dans l'architecture d'ordinateur S/390. Chaque système d'invité comportant un espace d'exécution, assigné dans l'espace de mémoire virtuelle de l'architecture d'ordinateur S/390, dans laquelle un programme d'invité ou un logiciel d'exploitation peut être exécuté. Chaque système d'invité est configuré tels que si une instruction interprétative d'exécution de début dans appelé, l'instruction est interprétée et une fonction correspondante est exécutée dans son endroit pour simuler, pour le programme d'invité ou le logiciel d'exploitation, l'effet de l'architecture d'ordinateur d'IBM S/390. La commande est alors retournée au système d'invité à la prochaine instruction après que l'instruction interprétative d'exécution de début, de ce fait permettant au programme d'invité ou au logiciel d'exploitation de s'exécuter d'une manière transparente.

 
Web www.patentalert.com

< Network connection controlling method and system thereof

< Method and apparatus to eliminate failed snoops of transactions caused by bus timing conflicts in a distributed symmetric multiprocessor system

> Write data error checking in a PCI Bus system

> Adaptive feedback security system and method

~ 00062