Method and apparatus for tolerating defects in a programmable logic device (PLD). A PLD includes a plurality of configurable logic elements and interconnect resources, wherein one or more of the configurable logic elements and interconnect resources have circuit defects. A design program is executed that is suitable for run-time reconfiguration of the PLD. The design program includes executable code that specifies a circuit design and generates a configuration bitstream that implements the circuit design on the programmable logic device. The design program also includes code that selectively skips the configurable logic elements and interconnect resources that contain the defects. In various embodiments, an individual configurable logic element, an entire row, or an entire column of elements can be skipped responsive to an input parameter.

Méthode et appareil pour tolérer des défauts dans un dispositif de logique programmable (PLD). Un PLD inclut une pluralité d'éléments de logique et de ressources configurables d'interconnexion, où un ou plusieurs des éléments de logique et des ressources configurables d'interconnexion a des défauts de circuit. On exécute un programme de conception qui convient à la reconfiguration d'exécution du PLD. Le programme de conception inclut le code exécutable qui indique une conception de circuit et produit d'un bitstream de configuration qui met en application la conception de circuit sur le dispositif de logique programmable. Le programme de conception inclut également le code qui saute sélectivement les éléments de logique et les ressources configurables d'interconnexion qui contiennent les défauts. Dans diverses incorporations, un élément configurable individuel de logique, une rangée entière, ou une colonne entière des éléments peuvent être sensibles sauté à un paramètre d'entrée.

 
Web www.patentalert.com

< JIT/compiler Java language extensions to enable field performance and serviceability

< RTL annotation tool for layout induced netlist changes

> Method frame storage using multiple memory circuits

> Stable adaptive control using critic designs

~ 00062