In a field programmable gate array (FPGA) allowing dynamic reconfiguration in time multiplexing fashion, duplicate copies are configured in a time multiplexing manner which are functionally identical to a primary circuit specified for a predetermined FPGA's application. The primary and duplicate circuits are interrogated by a voting circuit which determines the existence of a faulted circuit in order to eliminate the faulted circuit from the operation of the FPGA. In this manner, without physical addition of redundant circuits, fault tolerancy for the FPGA is provided to minimize the cost, weight, volume, heat and energy associated issues of conventional redundance techniques.

In einer programmierbaren Gatteranordnung auffangen (FPGA) dynamische Neukonfiguration auf Zeitmehrkanalausrüstung Art und Weise erlaubend, werden doppelte Kopien in einer Zeitmehrkanalausrüstung Weise zusammengebaut, die zu einem Primärstromkreis funktionell identisch sind, der für die Anwendung eines vorbestimmten FPGAs spezifiziert wird. Die Primär- und doppelten Stromkreise werden durch einen wählenden Stromkreis abgefragt, der das Bestehen eines bemängelten Stromkreises feststellt, um den bemängelten Stromkreis vom Betrieb des FPGA zu beseitigen. In dieser Weise ohne körperliche Hinzufügung der überflüssigen Stromkreise, wird Störung tolerancy für das FPGA zur Verfügung gestellt, um die Kosten, das Gewicht, das Volumen, die Hitze und Energie die dazugehörigen Ausgaben der herkömmlichen Überflußtechniken herabzusetzen.

 
Web www.patentalert.com

< Architecture and method for partially reconfiguring an FPGA

< Methods for configuring FPGA's having variable grain blocks and shared logic for providing symmetric routing of result output to differently-directed and tristateable interconnect resources

> Methods for developing an integrated circuit chip design

> Cell pin extensions for integrated circuits

~ 00062