A method for developing an integrated circuit chip design includes the steps of developing an architecture specification defining the functions of the chip, developing a microarchitecture specification based on the architecture specification, developing a functional and structural model of the chip based on the microarchitecture specification, designing software tools for use with the chip based on the architecture specification, and designing chip verification tools based on the microarchitecture specification. The activities associated with chip development are divided into phases which may be performed concurrently. The result of the development is an RTL model of the chip which can be utilized in implementation of products without comprising proprietary circuit, layout and fabrication process information of the entity that is implementing the products.

Une méthode pour développer une conception de morceau de circuit intégré inclut les étapes de développer des spécifications d'architecture définissant les fonctions du morceau, développant des spécifications de microarchitecture basées sur les spécifications d'architecture, développant un modèle fonctionnel et structural du morceau basé sur les spécifications de microarchitecture, concevant des outils de logiciel pour l'usage avec le morceau basé sur les spécifications d'architecture, et concevant des outils de vérification de morceau basés sur les spécifications de microarchitecture. Les activités liées au développement de morceau sont divisées en phases qui peuvent être exécutées concurremment. Le résultat du développement est un modèle de RTL du morceau qui peut être utilisé dans l'exécution des produits sans comportement de l'information de processus de propriété industrielle de circuit, de disposition et de fabrication de l'entité qui met en application les produits.

 
Web www.patentalert.com

< Methods for configuring FPGA's having variable grain blocks and shared logic for providing symmetric routing of result output to differently-directed and tristateable interconnect resources

< Method for creating circuit redundancy in programmable logic devices

> Cell pin extensions for integrated circuits

> Interscalable interconnect

~ 00062