An integrated memory contains two normal read amplifiers and two first redundant read amplifiers. It also contains bit lines which are combined into at least two individually addressable normal columns, at least one of which from each normal column is connected to one of the normal read amplifiers. It also has first redundant bit lines which are combined into one individually addressable redundant column, at least one of which is connected to one of the redundant read amplifiers. The first redundant read amplifier and its redundant columns are provided for replacing the two normal read amplifiers and one of the normal columns.

Een geïntegreerd geheugen bevat twee normale gelezen versterkers en twee eerste overtollige gelezen versterkers. Het bevat ook beetjelijnen die in minstens twee individueel adresseerbare normale kolommen worden gecombineerd, minstens één waarvan van elke normale kolom met één van de normale gelezen versterkers wordt verbonden. Het heeft ook eerste overtollige beetjelijnen die in één individueel adresseerbare overtollige kolom worden gecombineerd, minstens één waarvan met één van de overtollige gelezen versterkers wordt verbonden. De eerste overtollige gelezen versterker en zijn overtollige kolommen worden verstrekt voor het vervangen van de twee normale gelezen versterkers en één van de normale kolommen.

 
Web www.patentalert.com

< Method to modify 0.25.mu.m 1T-RAM by extra resist protect oxide (RPO) blocking

< Semiconductor storage device

> Recording device and method, decoding device and method, providing medium, and information recording medium

> Hybrid circuit having nanotube electromechanical memory

~ 00062