A memory for storing address translation data includes one or more page table entry structures. Each page table entry structure includes a base address field to identify an allocated page of memory, a prior page field to identify zero or more allocated pages of memory that are sequential to and before that page of memory identified by the base address field, and a subsequent page field to identify zero or more allocated pages of memory that are sequential to and after that page identified by the base address field.

Une mémoire pour stocker des données de translation d'adresses inclut une ou plusieurs structures d'entrée de table de page. Chaque structure d'entrée de table de page inclut un champ d'adresse de base pour identifier une page assignée de mémoire, un gisement antérieur de page pour identifier zéro ou davantage a assigné les pages de la mémoire aux lesquelles soyez séquentiel et avant que la page de la mémoire a identifié par le champ d'adresse de base, et un gisement suivant de page pour identifier zéro ou davantage a assigné les pages de la mémoire aux lesquelles soyez séquentiel et ensuite que la page a identifié par le champ d'adresse de base.

 
Web www.patentalert.com

< Peripheral device of a portable computer with thermal control circuitry

< Control system for automatic vehicle transmissions

> System and method for controlling vehicle velocity and inter-vehicle distance

> Hierarchical parasitic capacitance extraction for ultra large scale integrated circuits

~ 00062