A semiconductor device with dual gate electrodes and its method of formation is taught. A first metal/silicon gate stack and a first gate dielectric are formed over a first doped region. The metal/gate stack comprises a metal portion over the first gate dielectric and a first gate portion over the metal portion. A silicon gate and a second gate dielectric are formed over the second doped region. In one embodiment, the first and second gate portions are P+ doped silicon germanium and the metal portion is TaSiN. In another embodiment, the first and second gate portions are N+ doped polysilicon and the metal portion is TaSiN.

On enseigne un dispositif de semi-conducteur avec les électrodes de porte duelles et sa méthode de formation. Une première pile de porte de metal/silicon et un premier diélectrique de porte sont excédent formé par première région enduite. La pile de metal/gate comporte un excédent de partie en métal le premier diélectrique de porte et une première partie de porte au-dessus de la partie en métal. Une porte de silicium et un deuxième diélectrique de porte sont excédent formé la deuxième région enduite. Dans une incorporation, les premières et deuxièmes parties de porte sont P+ germanium enduit de silicium et la partie en métal est TaSiN. Dans une autre incorporation, les premières et deuxièmes parties de porte sont N+ polysilicon enduit et la partie en métal est TaSiN.

 
Web www.patentalert.com

< Method for fabricating capacitor containing zirconium oxide dielectric layer

< Dielectric between metal structures and method therefor

> Semiconductor device with capacitor structure having hydrogen barrier layer and method for the manufacture thereof

> Method for fabricating semiconductor memory device

~ 00061