Cache states for cache coherency protocols for a multiprocessor system are described. Some embodiments described include a multiprocessor computer system comprising a plurality of cache memories to store a plurality of cache lines and state information for each one of the cache lines. The state information comprises data representing a first state selected from the group consisting of a Shared-Update state, a Shared-Respond state and an Exclusive-Respond state. The multiprocessor computer system further comprises a plurality of processors with at least one cache memory associated with each one of the plurality of processors. The multiprocessor computer system further comprises a system memory shared by the plurality of processors, and at least one bus interconnecting the system memory with the plurality of cache memories and the multiple processors. In some embodiments, one or more of the states (a Shared-Update state, a Shared-Respond state or an Exclusive-Respond state) are implemented in conjunction with the states of the MESI protocol.

Os estados do esconderijo para protocolos da coerência do esconderijo para um sistema do multiprocessor são descritos. Algumas incorporações descritas incluem um sistema computatorizado do multiprocessor que compreende um plurality de memórias de esconderijo para armazenar um plurality de linhas do esconderijo e de informação do estado para cada das linhas do esconderijo. A informação do estado compreende os dados que representam um primeiro estado selecionado do grupo que consiste em um estado do Compartilh-shared-Update, em um estado da Compartilh-Resposta e em um estado da Exclusivo-Resposta. O sistema computatorizado do multiprocessor mais adicional compreende um plurality dos processadores com ao menos a uma memória de esconderijo associada com cada do plurality dos processadores. O sistema computatorizado do multiprocessor mais adicional compreende uma memória de sistema compartilhada pelo plurality dos processadores, e ao menos uma barra-ônibus que interconecta a memória de sistema com o plurality de memórias de esconderijo e dos processadores múltiplos. Em algumas incorporações, um ou mais dos estados (um estado do Compartilh-shared-Update, um estado da Compartilh-Resposta ou um estado da Exclusivo-Resposta) são executados conjuntamente com os estados do protocolo de MESI.

 
Web www.patentalert.com

< Front end system having multiple decoding modes

< Parallel terminated bus system

> Read data valid loop-back for high speed synchronized DRAM controller

> Apparatus for generating and transferring managed device description file

~ 00060