An apparatus and method are provided for performing a floating point exchange operation in a pipeline microprocessor in zero effective clock cycles. The present invention exploits the pattern of floating point operations common to most floating point software algorithms where floating point exchange operations appear as every other instruction between floating point computational instructions. The apparatus includes translation logic, that pairs the operations directed by a floating point macro instruction and a floating point exchange macro instruction by generating a micro instruction with an exchange extension. The exchange extension directs the microprocessor to perform the floating point exchange operation in parallel with the operation prescribed by the floating point macro instruction within a single floating point unit. The apparatus also has floating point register logic that receives the micro instruction and exchange extension, and which performs the floating point exchange operation in parallel with the operation directed by the micro instruction.

Um instrumento e um método são fornecidos executando uma operação da troca do ponto flutuando em um microprocessador do encanamento nos ciclos de pulso de disparo eficazes zero. A invenção atual explora o teste padrão das operações do ponto flutuando comuns a a maioria de algoritmos do software do ponto flutuando onde as operações da troca do ponto flutuando aparecem como cada outra instrução entre instruções computacionais do ponto flutuando. O instrumento inclui a lógica da tradução, aquele emparelha as operações dirigidas por uma instrução macro de ponto flutuando e por uma instrução macro da troca do ponto flutuando gerando uma micro instrução com uma extensão da troca. A extensão da troca dirige o microprocessador para executar a operação da troca do ponto flutuando na paralela com a operação prescrita pela instrução macro de ponto flutuando dentro de uma única unidade do ponto flutuando. O instrumento tem também a lógica do registo do ponto flutuando que recebem a micro extensão da instrução e da troca, e que executa a operação da troca do ponto flutuando na paralela com a operação dirigida pela micro instrução.

 
Web www.patentalert.com

< (none)

< Firewall performance monitoring and limited access system

> Pipelined non-blocking level two cache system with inherent transaction collision-avoidance

> (none)

~ 00060