A fault-tolerant computer architecture is described wherein the effect of hardware faults is diminished. The architecture employs a main data bus having a plurality of interface slots for interconnecting conventional computer sub-systems. The number and type of sub-systems may vary considerably, however, a central processor sub-system which encompasses the inventive elements of the invention is always included. The central processor sub-system employs a plurality of central processing modules operating in parallel in a substantially synchronized manner. One of the central processing modules operates as a master central processing module, and is the only module capable of reading data from and writing data to the main data bus. The master central processing module is initially chosen arbitrarily from among the central processing modules. Each central processing module contains a means by which the module can compare data on the main data bus with data on a secondary bus within each module in order to determine if there is an inconsistency indicating a hardware fault. If such an inconsistency is detected, each module generates state outputs which reflect the probability that a particular module is the source of the fault. A synchronization bus which is separate from the main data bus interconnects the central processing modules and transmits the state outputs from each module to every other central processing module.

Fault-tolerant зодчество компьютера описано при котором умалено влияние недостатков оборудования. Зодчество использует главную шину данных имея множественность шлицев поверхности стыка для соединять обычные подсистемы вычислительных машин. Число и тип подсистем могут поменять значительно, однако, подсистема центрального обработчика которая включает изобретательные элементы вымысла всегда включенна. Подсистема центрального обработчика использует множественность централи обрабатывая модули работая параллельно в существенн синхронизированном образе. Одна из централи обрабатывая модули работает как мастерский центральный обрабатывая модуль, и будет единственным модулем способным данных по чтения от и данных по сочинительства к главной шине данных. Мастерский центральный обрабатывая модуль первоначально выбран произвольно от среди централи обрабатывая модули. Каждый центральный обрабатывая модуль содержит середины модуль может сравнить данные на главной шине данных с данными на вторичной шине внутри каждый модуль для того чтобы обусловить если будет сбивчивость показывая недостаток оборудования. Если такая сбивчивость обнаружена, то каждый модуль производит выходы положения которые отражают вероятность что определенный модуль будет источником недостатка. Шина синхронизации separate from главная шина данных соединяет централь обрабатывая модули и передает положение выводит наружу от каждого модуля к каждому другому центральному обрабатывая модулю.