A shared sense amplifier driver technique for integrated circuit devices including an array of memory cells comprises a plurality of sense amplifiers couplable to the memory cells with each of the sense amplifiers having an associated pull-up and pull-down switching device respectively coupled to a first and second latch node thereof. A first subset of the plurality of sense amplifiers have their first latch node (e.g. latch P-channel "LP") electrically coupled and a second differing number subset of the plurality of sense amplifiers have their second latch node (e.g. latch N-channel "LN") electrically coupled. By sharing the selected LP and LN nodes with more than one sense amplifier in a column, "write" recovery time can be significantly improved over that of conventional layouts and designs.

Een gedeelde de bestuurderstechniek van de betekenisversterker voor de apparaten van geïntegreerde schakelingen met inbegrip van een serie van geheugencellen bestaat uit een meerderheid van betekenisversterkers couplable aan de geheugencellen met elk van de betekenisversterkers die een bijbehorend pull-up en pull-down omschakelingsapparaat hebben dat respectievelijk aan een eerste en tweede klinkknoop daarvan wordt gekoppeld. Een eerste ondergroep van de meerderheid van betekenisversterkers heeft hun eerste klinkknoop (b.v. klinkp-channel "LP") elektrisch gekoppeld en een tweede verschillende aantalondergroep van de meerderheid van betekenisversterkers hun tweede elektrisch gekoppelde klinkknoop (b.v. klinkn-channel "LN") hebben. Door de geselecteerde knopen LP en LN met meer dan één betekenis te delen "schrijft" de versterker in een kolom, de terugwinningstijd beduidend over dat van conventionele lay-outs en ontwerpen kan worden verbeterd.

 
Web www.patentalert.com

< (none)

< Test circuit for testing semiconductor memory

> Connection structure for overlapping dielectric waveguide lines

> (none)

~ 00059