A data processing system 100 is provided which includes a memory 104, an array 204 of memory cells arranged in rows and columns, each row being addressable by an address. Address generation circuitry 201/202 is provided for generating ones of the addresses for accessing selected ones of the rows in the array 204. An associative memory 203 is coupled to the address generation circuitry 201/202 for translating a first address, received from the address generation circuitry 201/202 and addressing a defective one of the rows of the array 204, into a second address addressing an operative one of the rows in array 204, the second address being sent to the memory.

Een gegevensverwerkingssysteem 100 wordt verstrekt dat een geheugen 104 omvat, een serie 204 van geheugencellen die in rijen worden geschikt en kolommen, elke rij die door een adres adresseerbaar is. De generatieschakelschema 201/202 wordt van het adres verstrekt voor het produceren van degenen van de adressen voor de toegang tot van geselecteerde degenen van de rijen in serie 204. Een associatief geheugen 203 wordt gekoppeld aan schakelschema 201/202 van de adresgeneratie voor het vertalen van een eerste adres, dat van schakelschema 201/202 wordt ontvangen van de adresgeneratie en het richten van een gebrekkige één van de rijen van serie 204, in een tweede adres richtend een doeltreffende één van de rijen in serie 204, het tweede adres dat naar het geheugen wordt verzonden.