A non-volatile memory cell fabricated using a conventional logic process. As used herein, a conventional logic process is defined as a semiconductor process that implements single-well or twin-well technology and uses only one layer of polysilicon. The non-volatile memory cell uses a thin gate oxide (i.e., 1.5 nm to 6 nm) commonly available in a conventional logic process. This non-volatile memory cell can be programmed and erased using relatively low voltages. As a result, the voltages required to program and erase can be provided by transistors readily available in a conventional logic process. The program and erase voltages are precisely controlled to avoid the need for a triple-well process. In one embodiment, the non-volatile memory cells are configured to form a non-volatile memory block that is used in a system-on-a-chip. In this embodiment, the contents of the non-volatile memory cells are read out and stored (with or without data decompression operations) into on-chip or off-chip volatile memory. The data contents of the non-volatile memory cells are then refreshed (through charge injection and removal) with optimum signal condition. The non-volatile memory cells then remain in an idle or standby mode substantially without a significant external electric field. If a reprogramming operation or a refresh operation is required, then the non-volatile memory cells are reprogrammed or refreshed as required and then returned to the idle or standby mode. As a result, the storage characteristics of the thin oxide non-volatile memory cells are improved.

Слаболетучей ячейкы памяти изготовил использующ обычный процесс логики. Как использовано здесь, обычный процесс логики определен как процесс полупроводника которому инструменты odinocnye-nailucwim образом или tvinovska4-nailucwim образом технология и используют только один слой polysilicon. Слаболетучей ячейкы памяти использует тонкую окись строба (т.е., 1.5 nm до 6 nm) общ имеющююся в обычном процессе логики. Этот слаболетучей ячейкы памяти можно запрограммировать и стереть использующ относительно низкие напряжения тока. В результате, напряжения тока необходимы, что запрограммировали и стерли могут быть обеспечены транзисторами готово имеющимися в обычном процессе логики. Программа и стирает напряжения тока точно проконтролирована для избежания потребности для vtro1ne-nailucwim образом процесса. В одном воплощении, слаболетучей ячейкы памяти установлены для того чтобы сформировать блок слаболетучей памяти который использован в систем-на-$$$-OBLOMOKE. В этом воплощении, содержание слаболетучей ячейкы памяти прочитано вне и сохранено (с или без деятельностями понижения давления данных) в на-oblomok или off-chip испаряющую память. Содержание данных слаболетучей ячейкы памяти после этого освежено (через впрыску и удаление обязанности) с оптимальным состоянием сигнала. Слаболетучей ячейкы памяти после этого остают в неработающем или запасном режиме существенн без значительно внешнего электрического поля. Если необходима перепрограммируя деятельность или деятельность освежать, то слаболетучей ячейкы памяти перепрограммированы или освежены как необходимы и после этого после того как они возвращены к неработающему или запасному режиму. В результате, улучшены характеристики хранения тонкие слаболетучей ячейкы памяти окиси.