A multiplier multiplies a baseband signal with a scramble code generated by a CPICH scramble code generator and an integrator integrates the result of the multiplication. A symbol selection control unit controls the integrator such that the integrator integrates each of two successive slots in which combinations of the symbols transmitted from two antennas of a base station are the same, in accordance with the information about the synchronous positions of the slots and frames. The result of the integration is delayed by a 1-symbol delay unit and then a code of a complex component is inverted by a complex conjugate unit. A multiplier multiplies the outputs of the integrator and complex conjugate unit, which are shaped in a complex number, to obtain an amount of phase rotation between the successive symbols, i.e. a frequency error.

Um multiplicador multiplica um sinal do baseband com um código do scramble gerado por um gerador de código do scramble de CPICH e um integrador integra o resultado da multiplicação. Uma unidade de controle da seleção do símbolo controla o integrador tais que o integrador integra cada um de dois entalhes sucessivos em que as combinações dos símbolos transmitidos de duas antenas de uma estação baixa estão as mesmas, de acordo com a informação sobre as posições synchronous dos entalhes e dos frames. O resultado da integração é atrasado por um 1-symbol atrasa a unidade e um código de um componente complexo é invertido então por uma unidade conjugate complexa. Um multiplicador multiplica as saídas da unidade conjugate do integrador e do complexo, que são dadas forma em um número complexo, para obter uma quantidade de rotação de fase entre os símbolos sucessivos, isto é um erro de freqüência.