A high-speed rule processing apparatus is disclosed that may be used to implement a wide variety of rule processing tasks such as network address translation, firewall protection, quality of service, IP routing, and/or load balancing. The high-speed rule processor uses an array of compare engines that operate in parallel. Each compare engine includes memory for storing instructions and operands, an arithmetic-logic for performing comparisons, and control circuitry for interpreting the instructions and operands. The results from the array of compare engines is prioritized using a priority encoding system.

Een de verwerkingsapparaat wordt van de hoge snelheidsregel onthuld dat kan worden gebruikt om een grote verscheidenheid van de taken van de regelverwerking zoals de vertaling van het netwerkadres, firewallbescherming, kwaliteit uit te voeren van de dienst, IP het leiden, en/of lading het in evenwicht brengen. De bewerker van de hoge snelheidsregel gebruikt een serie van vergelijkt motoren die tegelijkertijd parallel in werking stellen. Elk vergelijkt motor omvat geheugen voor het opslaan van instructies en operands, een rekenkundig-logica voor het uitvoeren van vergelijkingen, en controleschakelschema voor het interpreteren van de instructies en de operands. De resultaten van de serie van vergelijken motoren wordt voorrang gegeven aan gebruikend een prioritair coderend systeem.