A method of manufacturing semiconductor devices forms a surface channel CMOSFET in the process of manufacturing a metal gate. The method forms a (Ti.sub.x Al.sub.y).sub.1-z N.sub.z film (where z ranges from about 0.0 to about 0.2) having a work function value ranging from about 4.2 to about 4.3 eV on a gate insulating film in a nMOS region, a (Ti.sub.x Al.sub.y).sub.1-z N.sub.z film (where z ranges from about 0.3 to about 0.6) having a work function value ranging from about 4.8 to about 5.0 eV on the gate insulating film in a pMOS region, thus implementing a surface channel CMOS device both in the nMOS region and the pMOS region. Therefore, the threshold voltage is reduced.

Un método de fabricar los dispositivos de semiconductor forma un canal superficial CMOSFET en el proceso de la fabricación una puerta del metal. El método forma a (película de Ti.sub.x Al.sub.y).sub.1-z N.sub.z (donde z se extiende de cerca de 0.0 a cerca de 0.2) que tiene un valor de la función del trabajo el extenderse de cerca de 4.2 al eV cerca de 4.3 en una película aislador de la puerta en una región del nMOS, a (película de Ti.sub.x Al.sub.y).sub.1-z N.sub.z (donde z se extiende de cerca de 0.3 a cerca de 0.6) que tiene un valor de la función del trabajo el extenderse de cerca de 4.8 al eV cerca de 5.0 en la película aislador de la puerta en una región del pMOS, así poniendo un dispositivo superficial del canal en ejecucio'n Cmos en la región del nMOS y la región del pMOS. Por lo tanto, se reduce el voltaje del umbral.

 
Web www.patentalert.com

< (none)

< Toner for the development of electrostatic image and process for the preparation thereof

> Mitigation of false co-channel uplink reception in a processing satellite communication system using stagger

> (none)

~ 00057