A write driver circuit includes a drive circuit having a first drive node adapted to receive a first voltage, a second drive node, an input adapted to receive a data signal, and an output. The drive circuit couples the output to the first voltage node when the data signal has a first logic voltage, and couples the output to the second drive node when the data signal has a second logic voltage. A test circuit has an input adapted to receive a test mode signal, and an output coupled to the second drive node. The test circuit develops a first impedance between the second drive node and a second voltage source when the test mode signal is active, and develops a second impedance between the second drive node and the second voltage source when the test mode signal is inactive.

Un circuit de conducteur d'inscription inclut un circuit d'entraînement faisant adapter un premier noeud d'entraînement pour recevoir une première tension, un deuxième noeud d'entraînement, une entrée adaptée pour recevoir un signal de données, et un résultat. Le circuit d'entraînement couple le rendement au premier noeud de tension quand le signal de données a une première tension de logique, et couple le rendement au deuxième noeud d'entraînement quand le signal de données a une deuxième tension de logique. Un circuit d'essai a une entrée adaptée pour recevoir un signal de mode d'essai, et un résultat couplé au deuxième noeud d'entraînement. Le circuit d'essai développe une première impédance entre le deuxième noeud d'entraînement et une deuxième source de tension quand le signal de mode d'essai est en activité, et développe une deuxième impédance entre le deuxième noeud d'entraînement et la deuxième source de tension quand le signal de mode d'essai est inactif.