A processor (100) is provided that is a programmable digital signal processor (DSP) with variable instruction length. A trace FIFO (800) is provided for tracing a sequence of instruction addresses to assist with software or hardware debugging. In order to conserve space, only the addresses of an instruction just before (M+K, P+Q) and just after (P, R) a discontinuity are stored in the trace FIFO. A sequence of instruction lengths (SEC.sub.13 LPC) is also stored in the trace FIFO so that the sequence of instruction addresses can be reconstructed by interpolating between two discontinuity points (P to P+Q).

Обработчик (100) provided that programmable обработчик цифрового сигнала (DSP) с переменной длиной инструкции. След fifo (800) обеспечен для трассировать последовательност инструкций адресы к assist с debugging средства программирования или оборудования. Для того чтобы сохранить космос, только адресы инструкции just before (M+K, P+Q) и сразу после (п, р) скачкообразность хранятся в следе fifo. Последовательност инструкций длины (SEC.sub.13 lpc) также хранится в следе fifo так, что последовательност инструкций адресы сможет быть реконструирован путем интерполировать между 2 пунктами скачкообразности (п к P+Q).