A system within a complementary logic circuit having a true tree and a complement tree, for correcting an illegal non-complementary output caused by a defect in either tree. A complementary logic circuit has a true tree for producing a true signal and a complement tree for producing a complement signal. The true signal is utilized to generate a true output signal from the complementary logic circuit and the complement signal is utilized to generate a complement output signal from the complementary logic circuit. Multiplexing means within the true and complement trees are utilized to selectively replace the true (complement) signal with the complement (true) signal within the true (complement) tree, such that the complement (true) tree is utilized to correct the occurrence of a proscribed non-complementary condition at the output of the complementary logic circuit to diagnose a defect during diagnostic testing or to override a defect during normal runtime operation.

Un sistema dentro de un circuito de lógica complementario que tiene un árbol verdadero y un árbol del complemento, porque corrigiendo una salida non-complementary ilegal causada por un defecto en cualquier árbol. Un circuito de lógica complementario tiene un árbol verdadero para producir una señal verdadera y un árbol del complemento para producir una señal del complemento. Se utiliza la señal verdadera de generar una señal de salida verdadera del circuito de lógica complementario y se utiliza la señal del complemento de generar una señal de salida del complemento del circuito de lógica complementario. Los medios de la multiplexación dentro de los árboles verdaderos y del complemento se utilizan para substituir selectivamente la señal verdadera (del complemento) por la señal (verdadera) del complemento dentro del árbol verdadero (del complemento), tal que el árbol (verdadero) del complemento está utilizado para corregir la ocurrencia de una condición non-complementary proscrita en la salida del circuito de lógica complementario para diagnosticar un defecto durante el diagnóstico que prueba o para eliminar un defecto durante la operación runtime normal.

 
Web www.patentalert.com

< (none)

< Method and system for improving yield of semiconductor integrated circuits

> Surface modified carbonaceous materials

> (none)

~ 00057