A method and system are disclosed for improving a yield of circuits produced from a semiconductor wafer. A plurality of design rules are established for designing a layout of the circuit within the wafer. A yield-limiting set of the plurality of design rules are selected. Adherence to each of the set of rules throughout all of the layout reduces the yield. For each one of the set of rules, a recommended value is determined. A percentage of occasions each one of the set should be exceeded within the layout is also determined. The layout is then designed so that each one of the set of the plurality of design rules meets or exceeds the recommended value more often than the percentage.

Метод и система показаны для улучшать выход цепей произведенных от вафли полупроводника. Множественность правил конструкции установлена для конструировать план цепи внутри вафля. Выбран производить-ograniciva4s6 комплект множественности правил конструкции. Придерживание к каждому из комплекта правил в течении всего из плана уменьшает выход. Для each one из комплекта правил, обусловлено порекомендованное значение. Процент случаев, котор each one из комплекта должно быть превышено внутри план также обусловлен. План после этого конструирован так, что each one из комплекта множественности правил конструкции будет встречать или превышает порекомендованное значение более часто чем процент.

 
Web www.patentalert.com

< (none)

< Apparatus and method for source synchronous link testing of an integrated circuit

> System and method for diagnosing and repairing errors in complementary logic

> (none)

~ 00057