An apparatus or method for testing the setup time and hold time specifications of a chip. An apparatus according to the invention would include a first chip, a second chip, and multiple links coupling the first chip to the second chip. One of the links carries a clock signal between the chips. Other links carrying data have propagation delays different from the propagation delay of the link carrying the clock signal. The relation of the delays for the data links to the delay for the clock link determines a particular setup and/or hold time tested.

Um instrumento ou um método para testar as especificações do tempo da instalação e do tempo de preensão de uma microplaqueta. Um instrumento de acordo com a invenção incluiria uma primeira microplaqueta, uma segunda microplaqueta, e as ligações múltiplas que acoplam a primeira microplaqueta à segunda microplaqueta. Uma das ligações carrega um sinal do pulso de disparo entre as microplaquetas. Outras ligações que carregam dados têm a propagação atrasam diferente da propagação atrasam da ligação que carrega o sinal do pulso de disparo. A relação do atrasa para as ligações de dados ao atrasa para a ligação do pulso de disparo determina uma instalação e/ou uma estadia de preensão particulares testadas.