A signal processing circuit and an information recording apparatus in which a memory section has two storage areas each of which has a capacity for at least one block of record data and which are alternately switched to a parity-added data storage area where record data added with a parity by a parity adding section is stored and a transmission area into which the parity-added record data is read and transmitted by a transmission section, and the parity adding section starts adding the parity to record data upon reception of record data for one row of error correcting codes.

Um circuito processar de sinal e um instrumento da gravação da informação em que uma seção da memória tem duas áreas de armazenamento cada uma de que tem uma capacidade para ao menos um bloco de dados record e de que são comutados alternadamente a uma área paridade-adicionada do armazenamento de dados de onde os dados record adicionados com uma paridade por uma paridade que adiciona a seção sejam armazenados e uma área da transmissão em que os dados record paridade-adicionados são lidos e transmitidos por uma seção da transmissão, e a paridade que adiciona a seção começam adicionar a paridade aos dados record em cima da recepção de dados record para uma fileira do erro que corrige códigos.