A processor (12) to coprocessor (14) interface supporting multiple coprocessors (14, 16) utilizes compiler generatable software type function call and return, instruction execute, and variable load and store interface instructions. Data is moved between the processor (12) and coprocessor (14) on a bi-directional shared bus (28) either implicitly through register snooping and broadcast, or explicitly through function call and return and variable load and store interface instructions. The load and store interface instructions allow selective memory address preincrementation. The bi-directional bus (28) is potentially driven both ways on each clock cycle. The interface separates interface instruction decode and execution. Pipelined operation is provided by indicating decoded instruction discard by negating a decode signal before an execute signal is asserted.

Ein Prozessor (12) bis coprocessor (14) die Schnittstelle, die mehrfache coprocessors (14, 16) stützt verwendet generatable Software-Art Funktion Anruf des Compilers und Rückkehr, Anweisung durchführen und variable Last und Speicherschnittstelle Anweisungen. Daten werden zwischen den Prozessor (12) und coprocessor (14) auf einem geteilten Umkehrbus (28) entweder implizit durch das Registersnooping und -sendung oder ausdrücklich durch die Funktion Anruf- und Rückhol- und variablelast und Speicherschnittstelle Anweisungen verschoben. Die Last und Speicherschnittstelle Anweisungen erlauben vorgewähltes Speicheradresse preincrementation. Dem Umkehrbus (28) wird möglicherweise beide Weisen auf jedem Taktgeberzyklus gefahren. Die Schnittstelle trennt Schnittstelle Anweisung decodieren und Durchführung. Durch Rohre geleiteter Betrieb wird von der Anzeige des decodierten Anweisung Ausschusses zur Verfügung gestellt, indem man ein Decodierung Signal verneint, bevor ein Durchführung Signal erklärt wird.