A semiconductor substrate has a main surface, a well, a plurality of memory cells, a first memory cell region, a second memory cell region, a border region, a well contact region, a first dummy element, a second dummy element, a first transistor and a second transistor. The first and second memory cell regions are located over the well. The memory cells are formed in the first and second memory cell regions. The border region is located over the well on a border between the first memory cell region and the second memory cell region. The well contact region is formed in the well in the border region and is electrically connected to a wiring layer for fixing the voltage of the well. The first and second dummy elements are formed in the border. The first transistor, that is a component of the memory cell, is formed in the first memory cell region and is located adjacent to the first dummy element. The second transistor, that is a component of the memory cell, is formed in the second memory cell region and is located adjacent to the second dummy element. The border region has a length that is equivalent to the sum of one half of the length between one of side sections of a gate electrode of the first transistor on the side of the first dummy element and one of side sections of the first dummy element on the side of the gate electrode of the first transistor, the length of the first dummy element, the length between one of the side sections of the first dummy element on the side of the second dummy element and one of side sections of the second dummy element on the side of the first dummy element, the length of the second dummy element, and one half of the length between one of side sections of a gate electrode of the second transistor on the side of the second dummy element and one of the side sections of the second dummy element on the side of the gate electrode of the second transistor.

Uma carcaça do semicondutor tem uma superfície principal, bem, um plurality de pilhas de memória, uma primeira região da pilha de memória, uma segunda região da pilha de memória, uma região da beira, uma região boa do contato, um primeiro elemento dummy, um segundo elemento dummy, um primeiro transistor e um segundo transistor. As primeiras e segundas regiões da pilha de memória são ficadas situadas sobre o poço. As pilhas de memória são dadas forma nas primeiras e segundas regiões da pilha de memória. A região da beira é ficada sobre bem em uma beira entre a primeira região da pilha de memória e a segunda região da pilha de memória. A região boa do contato é dada forma bem dentro na região da beira e conectada eletricamente a uma camada da fiação para reparar a tensão do poço. Os primeiros e segundos elementos dummy são dados forma na beira. O primeiro transistor, aquele é um componente da pilha de memória, é dado forma na primeira região da pilha de memória e ficado situado junto ao primeiro elemento dummy. O segundo transistor, aquele é um componente da pilha de memória, é dado forma na segunda região da pilha de memória e ficado situado junto ao segundo elemento dummy. A região da beira tem um comprimento que seja equivalente à soma de uma metade do comprimento entre uma de seções laterais de um elétrodo de porta do primeiro transistor no lado do primeiro elemento dummy e uma de seções laterais do primeiro elemento dummy no lado do elétrodo de porta do primeiro transistor, do comprimento do primeiro elemento dummy, do comprimento entre uma das seções laterais do primeiro elemento dummy no lado do segundo elemento dummy e uma de seções laterais do segundo elemento dummy no lado do primeiro elemento dummy, do comprimento do segundo elemento dummy, e de uma metade do comprimento entre uma de seções laterais de um elétrodo de porta do segundo transistor no lado do segundo elemento dummy e uma das seções laterais do segundo elemento dummy no lado do elétrodo de porta do segundo transistor.