A method and system for hiding DRAM cycle time behind burst read and write accesses. A combined read and write data transfer area interacts with a set of sense amplifiers to accelerate read and write cycles. By independently isolating the read data transfer areas and the write data transfer areas, data can be transferred (1) from the DRAM array to the read data transfer areas, (2) from the write data transfer areas to the DRAM array, and (3) from the write data transfer areas to the read data transfer areas.

Μια μέθοδος και ένα σύστημα για το κύκλος ζωών DRAM πίσω από την έκρηξη διαβάζουν και γράφουν τις προσβάσεις. Συνδυασμένος διαβασμένος και γράφει η περιοχή μεταφοράς ότι στοιχείων αλληλεπιδρά με ένα σύνολο ενισχυτών αίσθησης για να επιταχύνει διαβασμένος και να γράψει τους κύκλους. Με ανεξάρτητα να απομονώσει τις διαβασμένες περιοχές μεταφοράς στοιχείων και γράψτε τις περιοχές μεταφοράς στοιχείων, τα στοιχεία μπορούν να μεταφερθούν (1) από τη σειρά DRAM στις διαβασμένες περιοχές μεταφοράς στοιχείων, (2) από γράψτε τις περιοχές μεταφοράς στοιχείων στη σειρά DRAM, και (3) από γράψτε τις περιοχές μεταφοράς στοιχείων στις διαβασμένες περιοχές μεταφοράς στοιχείων.

 
Web www.patentalert.com

< Semiconductor memory having refresh function

< Disk cartridge and disk player

> Semiconductor memory integrated circuit

> Area efficient redundancy multiplexer circuit technique for integrated circuit devices providing significantly reduced parasitic capacitance

~ 00056