A method and circuit for linear space target address generation for a relative branch is described. A selection signal is generated to be used in generating a linear space target address. The generation of the linear space target address includes generating multiple corrected target addresses and selecting the linear space target address from the multiple corrected target addresses using the selection signal. The process of generating multiple corrected target addresses includes generating first, second, and third corrected target addresses. The first corrected target address is generated using an address and a displacement. The second corrected target address is generated using the address, displacement, and a second adder correction value. The third corrected target address is generated using the address, displacement, and a third adder correction value. A multiplexer outputs the first, second, or third corrected target address using the selection signal. The selection signal is generated in selection logic using a segment wrap indication and a displacement sign, where the segment wrap indication is generated based on a displacement least significant bits, a segment base, and a least significant address.

Um método e um circuito para a geração linear do endereço do alvo do espaço para uma filial relativa são descritos. Um sinal da seleção é gerado ser usado em gerar um endereço linear do alvo do espaço. A geração do endereço linear do alvo do espaço inclui gerar endereços corrigidos múltiplos do alvo e selecionando o endereço linear do alvo do espaço do alvo corrigido múltiplo dirige-se usando o sinal da seleção. O processo de gerar endereços corrigidos múltiplos do alvo inclui gerar primeiramente, segundo, e terceiros endereços corrigidos do alvo. O primeiro corrigiu o endereço do alvo é gerado usando um endereço e um deslocamento. O segundo corrigiu o endereço do alvo é gerado usando o endereço, o deslocamento, e um segundo valor da correção do adicionador. O terceiro corrigiu o endereço do alvo é gerado usando o endereço, o deslocamento, e um terceiro valor da correção do adicionador. Um multiplexer outputs o primeiro, o segundo, ou o terceiro endereço corrigido do alvo usando o sinal da seleção. O sinal da seleção é gerado na lógica de seleção usando uma indicação do envoltório do segmento e um sinal do deslocamento, onde a indicação do envoltório do segmento seja gerada baseie em um deslocamento menos bocados significativos, uma base do segmento, e menos endereço significativo.

 
Web www.patentalert.com

< (none)

< Component based wizard for creating wizards

> Real-time event processing system with analysis engine using recovery information

> (none)

~ 00056