An apparatus and method for evaluating semiconductor structures and devices are provided. A method for evaluating at least one selected electrical property of a semiconductor device (201) in relation to a selected geometric dimension of the semiconductor device (201). The method further includes forming a plurality of semiconductor devices (201) on a substrate (202), the devices (201) having at least one geometric dimension, measuring the at least one electrical property of at least one of the semiconductor devices (201) using a scanning probe microscopy based technique, and determining a relationship between the measured electrical property and the selected geometric dimension of the semiconductor device (201). The method further includes evaluating at least one semiconductor fabrication process based upon the determined relationship.

Un materiale e un metodo per esaminare le strutture ed i dispositivi a semiconduttore sono forniti. Un metodo per la valutazione almeno dell'uno ha selezionato la proprietà elettrica di un dispositivo a semiconduttore (201) rispetto ad una dimensione geometrica selezionata del dispositivo a semiconduttore (201). Il metodo ulteriore include formare una pluralità di dispositivi a semiconduttore (201) su un substrato (202), dei dispositivi (201) che hanno almeno una dimensione geometrica, misurante la almeno una proprietà elettrica almeno di uno dei dispositivi a semiconduttore (201) che usando una tecnica basata microscopia della sonda di esame e determinanti un rapporto fra la proprietà elettrica misurata e la dimensione geometrica selezionata del dispositivo a semiconduttore (201). Il metodo ulteriore include la valutazione almeno dell'un processo di montaggio a semiconduttore basato sul rapporto risoluto.

 
Web www.patentalert.com

< (none)

< Method for manufacturing circuit component

> Hay feeding case

> (none)

~ 00055