A multiple agent system providing each of a plurality of agents, i.e., processors, access to a shared synchronous memory. A super agent is preferably that agent from among a plurality of agents which accesses a shared synchronous memory most frequently. The super agent has direct access to the shared synchronous memory, without negotiation and/or arbitration, while the non-super agents access the shared synchronous memory under the control of an arbiter-and-switch. Open windows are generated when the super agent is not, accessing the shared synchronous memory. The non-super agents can be allowed interim access to the shared synchronous memory even, before the super agent terminates ownership of the shared synchronous memory.

Um sistema múltiplo do agente que fornece cada um de um plurality dos agentes, isto é, processadores, acesso a uma memória synchronous compartilhada. Um agente super é preferivelmente esse agente entre de um plurality dos agentes que alcance uma memória synchronous compartilhada o mais freqüentemente. O agente super tem o acesso direto à memória synchronous compartilhada, sem negociação e/ou arbitration, quando os agentes non-non-super alcançarem a memória synchronous compartilhada sob o controle de um árbitro-e-interruptor. As janelas abertas são geradas quando o agente super não é, alcançando a memória synchronous compartilhada. Os agentes non-non-super podem ser permitidos o acesso do ínterim à memória synchronous compartilhada mesmo, antes que o agente super termine a posse da memória synchronous compartilhada.

 
Web www.patentalert.com

< (none)

< Prioritized bus request scheduling mechanism for processing devices

> Method and system for servicing cache line in response to partial cache line request

> (none)

~ 00055