A hardware-implemented interrupt handler external to a processor handles interrupts destined for the processor. The interrupt handler has a programmable prioritized interrupt array with programmable registers that identify priority levels and handling processes for handling one or more interrupts. The interrupt handler also has an interrupt scanning state machine that scans the prioritized interrupt following receipt of an interrupt to extract the priority level and handling process associated with the interrupt. The interrupt handler is designed to handle interrupts in significantly less time than software implementations, thereby making the handler favorable for real time systems.

Un tratante de interrupción hardware-implemented externo a un procesador maneja las interrupciones destinadas para el procesador. El tratante de interrupción tiene un arsenal dado la prioridad programable de la interrupción con los registros programables que identifican niveles de la prioridad y los procesos de la dirección para manejar unas o más interrupciones. El tratante de interrupción también tiene una máquina del estado de la exploración de la interrupción que explore el recibo de siguiente dado la prioridad de la interrupción de una interrupción para extraer el nivel de la prioridad y la dirección de asociado de proceso con la interrupción. Diseñan al tratante de interrupción para manejar interrupciones en perceptiblemente menos tiempo que las puestas en práctica del software, de tal modo haciendo al tratante favorable para los sistemas en tiempo real.