In a computer-implemented synthesis system, a method of optimizing a design of an integrated circuit device. The optimization process includes the computer-implemented steps of accessing a circuit netlist representing an integrated circuit design to be realized in physical form, wherein the circuit netlist includes a top-level block and at least a first and a second circuit block. The top-level block includes glue logic for coupling the first and second circuit blocks. The process creates a first model of the first circuit block and a second model of the second circuit block, the first model and the second model each operable for independently abstracting embodying circuitry of the first and second circuit blocks, respectively. The circuit netlist is optimized by independently optimizing the first circuit block and the second circuit block, and the top-level block to yield a fully optimized circuit netlist. The first and second circuit blocks are both independently optimized. Then, the first and second circuit blocks within the top-level block are replaced with the first and second models respectively. The top-level block is then optimized with the first and second models included therein, thereby reducing the computer resources required to optimize the top-level block. Subsequently, a fully optimized circuit netlist is generated by combining the optimized first and second circuit blocks with the optimized top-level block.

Em um sistema computador-executado da síntese, um método de optimizing um projeto de um dispositivo do circuito integrado. O processo do optimization inclui as etapas computador-executadas de alcançar um netlist do circuito que representa um projeto do circuito integrado a ser realizado no formulário físico, wherein o netlist do circuito inclui um bloco top-level e um ao menos primeiro e segundo bloco do circuito. O bloco top-level inclui a lógica da colagem para acoplar os primeiros e segundos blocos do circuito. O processo cría um primeiro modelo do primeiro bloco do circuito e um segundo modelo do segundo bloco do circuito, o primeiro modelo e o segundo modelo cada um operável para independentemente abstrair embodying circuitos dos primeiros e segundos blocos do circuito, respectivamente. O netlist do circuito optimized independentemente optimizing o primeiro bloco do circuito e o segundo bloco do circuito, e pelo bloco top-level para render um netlist inteiramente optimized do circuito. Os primeiros e segundos blocos do circuito são ambos optimized independentemente. Então, os primeiros e segundos blocos do circuito dentro do bloco top-level são substituídos com os primeiros e segundos modelos respectivamente. O bloco top-level optimized então com os primeiros e segundos modelos incluídos nisso, desse modo reduzindo os recursos do computador requeridos para optimize o bloco top-level. Subseqüentemente, um netlist inteiramente optimized do circuito é gerado combinando optimized primeiramente e segundos blocos do circuito com o bloco top-level optimized.