After a program is inputted in the high-level synthesis of system design,
blocks each for implementing at least one function and an HW resource
connection graph showing a plurality of HW resources and a wiring
structure connecting the HW resources are generated. From a database
storing the HW resources, data on the size of each of the HW resources is
inputted such that the HW resources are provisionally placed and a
contribution rate of each of parameters which affect power consumption and
the like in each of wires between blocks with respect to all the wires is
calculated as a weight of signal lines between blocks. Block generation is
performed repeatedly till the weight of signal lines between blocks in
each of the wires between blocks becomes a threshold value or less. If the
weight of signal lines between blocks becomes the threshold value or less,
an HDL is outputted. By performing block generation in consideration of a
reduction in power consumption and the like in the high-level synthesis on
the high level design, overall design efficiency is increased.
Después de que un programa se entre en la síntesis de alto nivel del diseño del sistema, bloquea cada uno para poner por lo menos una función en ejecucio'n y un gráfico de la conexión del recurso de HW que demuestra una pluralidad de recursos de HW y una estructura del cableado que conecta los recursos de HW se generan. De una base de datos que almacena los recursos de HW, los datos en el tamaño de cada uno de los recursos de HW se entran tales que los recursos de HW están puestos provisional y un índice de contribución de cada uno de los parámetros que afectan consumo de energía y los similares en cada uno de alambres entre los bloques con respecto a todos los alambres está calculado mientras que un peso de líneas de señales entre los bloques. La generación del bloque se realiza en varias ocasiones hasta que el peso de líneas de señales entre los bloques en cada uno de los alambres entre los bloques se convierte en un valor o menos de umbral. Si el peso de líneas de señales entre los bloques se convierte en el valor o menos de umbral, un HDL es outputted. Realizando la generación del bloque en la consideración de una reducción en el consumo de energía y los similares en la síntesis de alto nivel en el alto nivel diseñe, eficacia del diseño total se aumenta.
