Parallel multipliers and techniques for reducing Wallace-trees in parallel multipliers to achieve fewer reduction stages. The parallel multipliers of the present invention, in one embodiment, require one fewer stage of reduction than conventional multipliers proposed by Wallace and Dadda. Accordingly, fewer adder components are required. The speed of the parallel multipliers of the present invention is also improved due to the fewer number of reduction stages. In another embodiment, the method of the present invention is applicable to signed multiplication and includes a step of performing trial reduction on an input matrix that has a maximum number of nodes per column K. The trial reduction step is performed with a reduction target of .delta..sub.L-2 nodes where .delta..sub.L-1 Parallele Vervielfacher und Techniken für das Verringern der Wallace-Bäume in den parallelen Vervielfachern, um wenige Verkleinerung Stadien zu erzielen. Die parallelen Vervielfacher der anwesenden Erfindung, in einer Verkörperung, erfordern ein weniges Stadium Verkleinerung als die herkömmlichen Vervielfacher, die durch Wallace und Dadda vorgeschlagen werden. Dementsprechend werden wenige Additionsmaschine Bestandteile angefordert. Die Geschwindigkeit der parallelen Vervielfacher der anwesenden Erfindung liegt auch an der wenigen Zahl Verkleinerung Stadien verbessertes. In einer anderen Verkörperung ist die Methode der anwesenden Erfindung auf unterzeichnete Vermehrung anwendbar und schließt einen Schritt des Durchführens der Probeverkleinerung auf einer Eingang Matrix ein, die eine Höchstzahl von Nullpunkten pro Spalte K hat. Der Probeverkleinerung Schritt mit einem Verkleinerung Ziel der delta..sub.L-2 Nullpunkte in denen delta..sub.L-1 durchgeführt wird