A system for limiting fracturing of write data by a PCI bus adapter which queues operation commands in a command queue. The write data is in the form of bursts comprising a plurality of contiguous words. Fracture detection logic senses fracturing of the write data. A bus arbiter is responsive to the sensed fracturing of write data by the target, and blocks access to the PCI bus. Queue level detection logic is employed, subsequent to the blocking, to monitor completion of the queued operation commands of the PCI bus target. The bus arbiter is then responsive to the queue level detection logic indicating that the PCI bus target has completed enough operations that a predetermined number (such as one) of the operation commands remain queued at its command queue, and grants access to the PCI bus to complete the burst write operation without fracturing.

Um sistema para limitar fraturar de escreve dados por um adaptador da barra-ônibus do PCI que enfileire comandos da operação em uma fila do comando. Os dados da escrita estão no formulário dos estouros que compreendem um plurality de palavras contíguas. A lógica da deteção da fratura deteta fraturar dos dados da escrita. Um árbitro da barra-ônibus é responsivo a fraturar detetado de escreve dados pelo alvo, e os blocos alcançam à barra-ônibus do PCI. A lógica nivelada da deteção da fila é empregada, subseqüente à obstrução, para monitorar a conclusão dos comandos enfileirados da operação do alvo da barra-ônibus do PCI. O árbitro da barra-ônibus é então responsivo à lógica da deteção do nível da fila que indica que o alvo da barra-ônibus do PCI terminou bastante operações que um número predeterminado (tal como um) dos comandos da operação remanesce enfileirado em sua fila do comando, e as concessões alcançam à barra-ônibus do PCI para terminar o estouro escrevem a operação sem fraturar.