Various apparatuses and methods to generate a clock signal that controls data operations in an integrated circuit. In an embodiment, a circuit for generating a clock signal that controls data operations in an integrated circuit includes a first clock synthesizer, a divider circuit, and a second clock synthesizer. The first clock synthesizer produces a first signal derived from an external reference signal. The first signal has a first frequency that is greater than a frequency of the external reference signal. The divider circuit divides the frequency of the first signal by N, where N is an integer greater than 1. The divider circuit outputs a second signal having a second frequency which is equal to the first frequency divided by N. The second clock synthesizer couples to the divider circuit for producing the clock signal at a frequency which is an integer multiple of the second signal. The second clock synthesizer also produces a strobe signal. The strobe signal has a rising edge that is either centered, or is coincident, with respect to a changing data signal of a processor.

Varios aparatos y métodos para generar una señal del reloj operaciones de esos datos de controles en un circuito integrado. En una encarnación, un circuito para generar una señal del reloj que las operaciones de los datos de controles en un circuito integrado incluyen un primer sintetizador del reloj, un circuito del divisor, y un segundo sintetizador del reloj. El primer sintetizador del reloj produce una primera señal derivada de una señal externa de la referencia. La primera señal tiene una primera frecuencia que sea mayor que una frecuencia de la señal externa de la referencia. El circuito del divisor divide la frecuencia de la primera señal de N, donde está un número entero mayor de 1 N. El circuito del divisor hace salir una segunda señal que tiene una segunda frecuencia que sea igual a la primera frecuencia dividida por N. Los segundos pares del sintetizador del reloj al divisor circulan para producir la señal del reloj en una frecuencia que sea un múltiplo de número entero de la segunda señal. El segundo sintetizador del reloj también produce una señal del estroboscópico. La señal del estroboscópico tiene un borde de levantamiento se centre que, o es coincidente, con respecto a una señal de los datos que cambia de un procesador.