A computer system provides for the use of isochronous interrupts by devices coupled with the system. Isochronous interrupt requests are received by an interrupt controller during a first time period, recorded, and executed during a second time period. The devices are equipped to handle the delay in interrupt execution. The interrupt controller is set to service isochronous interrupts on a periodic basis. The interrupt controller may flexibly schedule the execution of the isochronous interrupt request at any time during the second time period.

Un sistema di elaborazione prevede l'uso delle interruzioni isochronous dai dispositivi coppia il sistema. Le richieste isochronous di interruzione sono ricevute da un regolatore di interruzione durante il periodo di prima volta, sono registrate e sono eseguite durante il periodo di seconda volta. I dispositivi sono dotati per maneggiare fa ritardare nell'esecuzione di interruzione. Il regolatore di interruzione è regolato per assistere le interruzioni isochronous su una base periodica. Il regolatore di interruzione può programmare flessibilmente in qualunque momento l'esecuzione della richiesta isochronous di interruzione durante la seconda volta il periodo.

 
Web www.patentalert.com

< (none)

< Method for implementing multiple memory buses on a memory module

> Cache index based system address bus

> (none)

~ 00050