A method is for forming an intermediate dielectric layer to optimize the planarity of electronic devices integrated on a semiconductor which incorporate non-volatile memories. The insulating dielectric is deposited from a liquid state source comprising silicon oxides and organics of the resist type. The liquid dielectric layer is evenly spread by a spinning technique providing good levels of planarity. Solidification, referred to as polymerization, is achieved through a low-temperature thermal cycle. Since this dielectric layer cannot be used as such to isolate the semiconductor substrate from the overlying metallization plane on account of the presence of organics forming a source of impurities, it is arranged for the layer to be encapsulated between two dielectric layers of silicon oxide as deposited from a plasma. To make the highly planarizing intermediate dielectric layer consistent with the other two encapsulating dielectric layers, a rapid annealing step is carried out in an oven under a gas stream, subsequently to the polymerization step. The rapid annealing step is also utilized to densify the upper dielectric layer encapsulating the highly planarizing intermediate dielectric layer.

Une méthode est pour former une couche diélectrique intermédiaire pour optimiser le planarity des dispositifs électroniques intégrés sur un semi-conducteur qui incorporent des mémoires non-volatiles. Le diélectrique isolant est déposé d'une source liquide d'état comportant des oxydes de silicium et les produits organiques de la résistance dactylographient. La couche diélectrique liquide est également écartée par une technique de rotation fournissant de bons niveaux de planarity. La solidification, désignée sous le nom de la polymérisation, est réalisée pendant un cycle thermique à basse température. Puisque cette couche diélectrique ne peut pas être employée en tant que tels pour isoler le substrat de semi-conducteur de l'avion sus-jacent de métallisation à cause de la présence des produits organiques formant une source des impuretés, on l'arrange pour que la couche soit encapsulée entre deux couches diélectriques d'oxyde de silicium comme déposé d'un plasma. Pour rendre la couche diélectrique intermédiaire planarizing fortement conformée les deux aux autres couches diélectriques d'encapsulation, une étape rapide de recuit est effectuée dans un four sous un jet de gaz, plus tard à l'étape de polymérisation. L'étape rapide de recuit est également utilisée densify la couche diélectrique supérieure encapsulant la couche diélectrique intermédiaire planarizing fortement.

 
Web www.patentalert.com

< (none)

< Spark plug with a corrosion impeding layer

> Gallium nitride group compound semiconductor

> (none)

~ 00049