Based on the arrangement of a plurality of synchronous devices in an integrated circuit or on timing constraints, a group of discrete clock delay values composed of a finite number of discrete values to be allocated as respective clock delay values to the individual synchronous devices is determined. Then, the clock delay value selected from the group of discrete clock delay values is allocated as a selected clock delay value to each of the synchronous devices, while the operation of the integrated circuit is ensured. Thereafter, a clock circuit for supplying a clock signal to each of the synchronous devices in accordance with the selected clock delay value is designed.

De acuerdo con el arreglo de una pluralidad de dispositivos síncronos en un circuito integrado o en apremios de la sincronización, un grupo del reloj discreto retrasa los valores integrados por un número finito de los valores discretos que se asignarán como reloj respectivo retrasa valores a los dispositivos síncronos individuales se determina. Entonces, el reloj retrasa el valor seleccionado del grupo del reloj discreto retrasa valores se asigna como reloj seleccionado retrasa valor a cada uno de los dispositivos síncronos, mientras que la operación del circuito integrado se asegura. Después de eso, un circuito del reloj para proveer una señal del reloj a cada uno de los dispositivos síncronos de acuerdo con el reloj seleccionado retrasa valor se diseña.