A method and circuit for preventing external access to secure data of an integrated circuit while supporting DFT is disclosed. In accordance with the method the integrated circuit is automatically placed into the test mode at integrated circuit power-up from a power-down state. At power up, secure data is other than present within a secure data-path of the integrated circuit. Access is provided to the secure data path via a second data path coupled with the first secure data-path. Via the access path, data other than secure data is provided to the integrated circuit, the data for performing test functions of the integrated circuit operating in the test mode. Once data other than secure data is provided to first secure data path, the test mode is terminated and access via other than the secure ports is disabled. The test mode is only re-entered by powering down the integrated circuit and re-initializing it.

Um método e um circuito para impedir o acesso externo aos dados seguros de um circuito integrado quando DFT suportando for divulgado. De acordo com o método o circuito integrado é colocado automaticamente na modalidade do teste na ligação inicial do circuito integrado de um estado do poder-para baixo. No poder acima, os dados seguros são à excepção do presente dentro de um dados-trajeto seguro do circuito integrado. O acesso é fornecido ao trajeto de dados seguro através de um segundo trajeto de dados acoplado com o primeiro fixa o dados-trajeto. Através do trajeto de acesso, os dados à excepção dos dados seguros são fornecidos ao circuito integrado, os dados para executar funções do teste do circuito integrado que opera-se na modalidade do teste. Uma vez que os dados à excepção dos dados seguros são fornecidos ao primeiro trajeto de dados seguro, a modalidade do teste está terminada e o acesso através à excepção dos portos seguros é disabled. A modalidade do teste re-entered somente powering abaixo o circuito integrado e re-initializing o.