A method and apparatus to reduce processor bus loading is provided. A method of reducing processor bus loading in a system having a processor with a first processor bus granularity, a memory controller, and an ownership tracker. First, a set of data is requested from a memory controller, the set of data being smaller than the processor bus granularity. If the memory controller does not own the set of data, performing a processor bus snoop to determine if a processor cache owns the set of data. If the processor cache owns the set of data, assigning ownership of a block of data having a size equal to the processor bus granularity to the memory controller. The memory controller returning the set of data requested by an I/O agent to the I/O agent.

Un metodo e un apparecchio per ridurre il caricamento del bus del processor è fornito. Un metodo di riduzione del caricamento del bus del processor in un sistema che ha un processor con un primo granularity del bus del processor, un regolatore di memoria e un inseguitore di proprietà. In primo luogo, un insieme dei dati è chiesto da un regolatore di memoria, l'insieme dei dati che sono più piccoli del granularity del bus del processor. Se il regolatore di memoria non possiede l'insieme dei dati, effettuante uno snoop del bus del processor per determinare se un nascondiglio del processor possiede l'insieme dei dati. Se il nascondiglio del processor possiede l'insieme dei dati, assegnante proprietà di un blocco dei dati che hanno un formato uguale al granularity del bus del processor al regolatore di memoria. Il regolatore di memoria che restituisce l'insieme dei dati richiesti da un agente di I/O all'agente di I/O.

 
Web www.patentalert.com

< (none)

< Semiconductor integrated circuit and method of checking memory

> Method and system for an INUSE field resource management scheme

> (none)

~ 00048