An integrated circuit employing a built-in self testing is provided. The circuit comprises a clock controller, a plurality of logic domains, and a system clock. The clock controller includes a plurality of programmable clock templates. The logic domains operate based on clocks having different clocks and/or on different edges of the clocks and operable asynchronously with respect to the others of said logic domains. The system clock is distributed to the logic domains and to the clock controller. Herein, each logic domain generates master/slave signals in response to the received system clock and each of the clock templates distributes enabling signals to at least one corresponding logic domain. The enabling signals are for selectively gating the generated master/slave signals for distribution throughout at least one corresponding logic domain.

Eine integrierte Schaltung, die eine eingebaute Selbstprüfung einsetzt, wird zur Verfügung gestellt. Der Stromkreis enthält einen Taktgebersteuerpult, eine Mehrzahl von den Logikgebieten und einen System Taktgeber. Der Taktgebersteuerpult schließt eine Mehrzahl der programmierbaren Taktgeberschablonen ein. Die Logikgebiete funktionieren asynchronously gegründet auf den Taktgebern, die unterschiedliche Taktgeber haben und/oder auf unterschiedlichen Rändern der Taktgeber und funktionell in Bezug auf die anderen der besagten Logikgebiete. Der System Taktgeber wird auf die Logikgebiete und auf den Taktgebersteuerpult verteilt. Hierin erzeugt jedes Logikgebiet Master/Slavesignale in Erwiderung auf den empfangenen System Taktgeber und jede der Taktgeberschablonen verteilt Freigabesignale auf mindestens ein entsprechendes Logikgebiet. Die Freigabesignale sind für die erzeugten Master/Slavesignale für Verteilung während mindestens eines entsprechenden Logikgebietes selektiv mit einem Gatter versehen.