A method and apparatus are provided for reducing the number of cache line data transfers among components of a computer system, thus reducing the amount of traffic on a bus and increasing overall system performance. A sideband communication line is provided to transfer information from a source cache agent pertaining to redundant data strings occurring in a cache line to a destination cache agent. If redundant data strings occur in a cache line, the transfer of one or more portions of a cache line from the source to the destination can be canceled. Redundancy logic is provided to detect occurrences of redundant data strings located in a given cache line, generate and transfer redundancy bits when predetermined redundant data strings occur and decode redundancy bits at a destination cache agent to determine whether redundant data strings occur in subsequent cache lines to be transferred. The components benefiting from this invention can include a processor with its own on-chip L1 cache, a L2 or L3, an I/O controller or any other component that can perform cache functions. Alternative embodiments are provided of redundancy logic operating in parallel with data and instruction busses as well as redundancy logic operations occurring serially with the data and instruction busses.

Μια μέθοδος και μια συσκευή παρέχονται για τη μείωση του αριθμού μεταφορών στοιχείων γραμμών κρύπτης μεταξύ των συστατικών ενός συγκροτήματος ηλεκτρονικών υπολογιστών, τη μείωση κατά συνέπεια του ποσού κυκλοφορίας σε ένα λεωφορείο και την αύξηση γενικής της απόδοσης συστημάτων. Μια γραμμή επικοινωνίας πλευρικών ζωνών συχνοτήτων παρέχεται για να μεταφέρει τις πληροφορίες από έναν πράκτορα κρύπτης πηγής σχετικά με τις περιττές σειρές στοιχείων που εμφανίζονται σε μια γραμμή κρύπτης σε έναν πράκτορα κρύπτης προορισμού. Εάν οι περιττές σειρές στοιχείων εμφανίζονται σε μια γραμμή κρύπτης, η μεταφορά μιας ή περισσότερων μερίδων μιας γραμμής κρύπτης από την πηγή στον προορισμό μπορεί να ακυρωθεί. Η λογική πλεονασμού παρέχεται για να ανιχνεύσει τα περιστατικά των περιττών σειρών στοιχείων που βρίσκονται σε μια δεδομένη γραμμή κρύπτης, να παραγάγει και να μεταφέρει τα κομμάτια πλεονασμού όταν εμφανίζονται οι προκαθορισμένες περιττές σειρές στοιχείων και αποκωδικοποιούν τα κομμάτια πλεονασμού σε έναν πράκτορα κρύπτης προορισμού για να καθορίσουν εάν οι περιττές σειρές στοιχείων εμφανίζονται στις επόμενες γραμμές κρύπτης που μεταφέρονται. Τα συστατικά που ωφελούνται από αυτήν την εφεύρεση μπορούν να περιλάβουν έναν επεξεργαστή με την κρύπτη-ΤΣΙΠ του L1, L2 ή L3, έναν I/O ελεγκτή ή οποιοδήποτε άλλοδήποτε συστατικό που μπορούν να εκτελέσουν τις λειτουργίες κρύπτης. Οι εναλλακτικές ενσωματώσεις παρέχονται της λογικής πλεονασμού που λειτουργούν παράλληλα με τα λεωφορεία στοιχείων και οδηγίας καθώς επίσης και διαδικασίες λογικής πλεονασμού που εμφανίζονται σειριακά τα λεωφορεία στοιχείων και οδηγίας.

 
Web www.patentalert.com

< (none)

< Memory transceiver to couple an additional memory channel to an existing memory channel

> Interrupt routing mechanism for routing interrupts from peripheral bus to interrupt controller

> (none)

~ 00048