A memory repeater hub comprising a main memory channel interface circuit, an expansion control channel interface circuit, and an expansion memory channel interface circuit. The main memory channel interface circuit receives a memory control packet and a memory data packet from a main memory channel. The expansion control channel interface circuit receives a first expansion control packet and a second expansion control packet from an expansion control channel. The expansion memory channel interface circuit selectively transmits the memory control packet to an expansion memory channel responsive to the first expansion control packet, and selectively transmits the memory data packet to the expansion memory channel responsive to the second expansion control packet.

Eine Gedächtnisverstärker- Nabe, die einen Hauptspeicherkanal-Interface Stromkreis, einen Expansion Steuerkanal-Interface Stromkreis und einen Expansion Gedächtnis-Kanal-Interface Stromkreis enthält. Der Hauptspeicherkanal-Interface Stromkreis empfängt ein Gedächtnissteuerpaket und ein Gedächtnisdatenpaket von einer Hauptspeicherführung. Der Expansion Steuerkanal-Interface Stromkreis empfängt ein erstes Expansion Steuerpaket und ein zweites Expansion Steuerpaket von einer Expansion Steuerführung. Der Expansion Gedächtnis-Kanal-Interface Stromkreis mittelt selektiv das Gedächtnissteuerpaket einer Expansion Gedächtnisführung über, die dem ersten Expansion Steuerpaket entgegenkommend ist und mittelt selektiv das Gedächtnisdatenpaket der Expansion Gedächtnisführung über, die dem zweiten Expansion Steuerpaket entgegenkommend ist.

 
Web www.patentalert.com

< (none)

< Method of using removable cleat system

> Sideband transfer of redundancy bits for reduction of redundant cacheline transfers

> (none)

~ 00048