In a shared memory system, a plurality of requesters issue requests for particular memory addresses over a system bus. Requests, if denied, are later reissued after a controlled reissue delay. The reissue delay for a particular request is controllably varied in response to the number of requests being issued by requesters other than that which issued the request. Typically, the number of requests issued by other requesters for a common memory address as the particular request is tracked, and the reissue delay is controllably increased as the number of such requests increases. As such, the frequency that requests for highly contended memory addresses (which are more likely to be denied) is decreased relative to requests for less contended addresses, thereby freeing bandwidth on the system bus for requests that are more likely to be granted.

Dans un système partagé de mémoire, une pluralité de demandeurs publient des demandes des adresses de mémoire particulières au-dessus d'un autobus de système. Des demandes, si niées, plus tard sont révisées après qu'une réédition commandée retardent. La réédition retardent pour une demande particulière est controllably changée en réponse au nombre de demandes publié par des demandeurs autres que cela qui a publié la demande. Typiquement, le nombre de demandes publiées par d'autres demandeurs pour une adresse de mémoire commune comme demande particulière est dépisté, et la réédition retardent est controllably augmentée à mesure que le nombre de telles demandes augmente. En tant que tels, la fréquence qui demande pour les adresses de mémoire fortement contestées (qui sont pour être niées) est diminuée relativement aux demandes des adresses moins contestées, libérant de ce fait la largeur de bande sur l'autobus de système pour les demandes qui sont pour être accordées.

 
Web www.patentalert.com

< (none)

< Simple totally adjustable back closure harness

> Processor reset generated via memory access interrupt

> (none)

~ 00048