A system that can test individual components having tolerances on a circuit board without complete access to every node on the board is disclosed. The system uses a method that develops test limits from a model of the board, component tolerances, and a list of accessible nodes. A method of reducing the complexity of the test problem by limiting the number of components under consideration is also disclosed. A method of reducing the complexity of the test problem by limiting the number of nodes under consideration is also disclosed. A method of picking nodes to apply stimulus to a board is also disclosed. Finally, a method of correcting for certain parasitics associated with tester hardware is disclosed.

Un sistema che può verificare i diversi componenti che hanno tolleranze su un bordo del circuito senza accesso completo ad ogni nodo sul bordo è rilevato. Il sistema usa un metodo che sviluppa i limiti della prova da un modello del bordo, delle tolleranze componenti e di una lista dei nodi accessibili. Un metodo di riduzione della complessità del problema della prova limitando il numero di componenti allo studio inoltre è rilevato. Un metodo di riduzione della complessità del problema della prova limitando il numero di nodi allo studio inoltre è rilevato. Un metodo di selezionamento dei nodi per applicare lo stimolo ad un bordo inoltre è rilevato. Per concludere, un metodo di correggere per determinato parasitics connesso con i fissaggi del tester è rilevato.